Outil open source dédié à l'optimisation et à la synthèse de haut niveau (HLS) pour les circuits électroniques. Il permet de transformer des descriptions algorithmiques en architectures matérielles optimisées, facilitant ainsi la conception de systèmes embarqués et de circuits intégrés. Le projet intègre des fonctionnalités avancées pour l'analyse de performance et la génération automatique de code VHDL ou Verilog.