tp_verif_massoc
Projet pédagogique visant à développer un outil capable de vérifier l'équivalence entre deux circuits logiques. Les utilisateurs peuvent tester leur implémentation sur des exemples fournis pour valider leur travail.
Description générée le jeudi 12 novembre 2026 à 19:23:08