Ce projet fournit un benchmark réaliste et open-source pour les accélérateurs FPGA écrits en Chisel. Chaque noyau est conçu pour être facilement explorable, exposant des paramètres de haut niveau qui impactent directement la génération d'accélérateurs.