Ce projet propose un cadre automatisé pour la vérification formelle de circuits matériels complexes. Il permet de vérifier des propriétés temporelles et de prouver des lemmes sur des architectures électroniques, notamment via des techniques de model-checking symbolique et de preuve automatique. L'objectif est d'améliorer la fiabilité et la robustesse des systèmes embarqués en détectant des erreurs de conception avant leur déploiement.

Kôika-SUSHI est un langage de conception matérielle basé sur des règles, intégré dans Rocq. Il permet de développer et de vérifier formellement des circuits électroniques, notamment des processeurs. Ce projet facilite la création de matériel fiable et optimisé grâce à des preuves mathématiques intégrées, en s'appuyant sur des approches de réécriture progressive et des outils SMT pour renforcer la robustesse des designs.

Ce projet fournit une documentation technique détaillée pour un cluster de calcul composé de 4 nœuds (REANIM c4). Il inclut des schémas de liens entre modules, des vues en 3D des boîtiers électroniques et des instructions pour compiler ces graphiques. Destiné aux ingénieurs et techniciens en électronique, il facilite la conception et l'assemblage de matériel informatique spécialisé.

OpenCores est une plateforme collaborative dédiée au développement et au partage de noyaux matériels (IP cores) open source pour les circuits intégrés. Elle permet aux ingénieurs et aux passionnés d'électronique de concevoir, partager et réutiliser des composants matériels libres, favorisant ainsi l'innovation et la réduction des coûts dans la conception de systèmes numériques. La communauté contribue activement à l'amélioration et à l'expansion de la bibliothèque de composants disponibles.

Outil open source dédié à l'optimisation et à la synthèse de haut niveau (HLS) pour les circuits électroniques. Il permet de transformer des descriptions algorithmiques en architectures matérielles optimisées, facilitant ainsi la conception de systèmes embarqués et de circuits intégrés. Le projet intègre des fonctionnalités avancées pour l'analyse de performance et la génération automatique de code VHDL ou Verilog.

Projet dédié à la conception, la configuration et l'exploitation d'un banc d'essai matériel pour le projet XIDER. Il permet de gérer des registres électroniques, de programmer des séquences de signaux, et d'analyser les données issues de capteurs ou de composants électroniques. L'outil facilite également la simulation et le test de systèmes électroniques dans un environnement contrôlé.

Projet open source visant à concevoir un boîtier électronique permettant de réduire le volume sonore d'une sortie casque. Développé en partenariat avec le Humanlab de l'Inria, il inclut la conception de cartes électroniques, la simulation et la modélisation 3D pour une fabrication accessible. L'objectif est de proposer une solution matérielle et logicielle libre pour répondre à des besoins de contrôle audio.

Projet technique dédié à la conception et au test de cartes électroniques utilisant la technologie eFuse. Permet de valider des fonctionnalités matérielles et logicielles avant production.

Conception d'un système de contrôle et d'acquisition de données pour matériel électronique utilisant une liaison Ethernet 10 Gbit. Permet la gestion de registres et la génération de flux de données via un protocole standardisé, adapté aux environnements de recherche ou d'industrie nécessitant un transfert rapide et fiable.